# ELECTROOPTIC DISPLAY DEVICE AND ITS MANUFACTURING METHOD AND DRIVING METHOD

Patent Number:

JP5107561

Publication date:

1993-04-30

Inventor(s):

TAKEMURA YASUHIKO

Applicant(s):

SEMICONDUCTOR ENERGY LAB CO LTD

Requested Patent:

☐ JP5107561

Application Harriset

Application Number: JP19910296331 19911016

Priority Number(s):

IPC Classification:

G02F1/136; G02F1/133; G02F1/1343; G09F9/30; G09G3/36

EC Classification:

Equivalents:

JP2784615B2, KR125450

### **Abstract**

PURPOSE:To provide the circuit of pixel and its driving method and manufacturing method which eliminate deterioration in picture quality due to variance in characteristics among pixel and are suitable for a gradational display (specially, digital gradational display) as to the electrooptic display device such as an active matrix type liquid crystal display.

CONSTITUTION: The active matrix type flat panel display is provided with a voltage supply line VLG in addition to a selection line VG and a signal line VD and each pixel is held at a nearly constant voltage by connecting it to the voltage supply line VLC, thereby eliminating a difference in voltage between pixel. Two transistors TR1 and TR2 are specially arranged for each picture element for the purpose and the 1st TR1 selects a pixel and sends the selection result to the 2nd TR2, which controls a voltage applied to the pixel. Further, the 1st TR1 and 2nd TR2 which have mutually different characteristics are combined to improve the characteristics.

Data supplied from the esp@cenet database - I2

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平5-107561

(43)公開日 平成5年(1993)4月30日


(51) Int.CI.5		識別記号	庁内整理番号	FΙ		技術表示箇所
G 0 2 F	1/136	500	9018-2K			
	1/133	5 5 0	7820-2K			
		575	7820-2K			
	1/1343		9018-2K			
G09F	9/30	3 3 8	7926-5G			
				審査請求	有	請求項の数12(全 24 頁) 最終頁に続く
(21)出願番号	}	特願平3-296331		(71)出願人	000153878 株式会社半導体エネルギー研究所	
(22) 出願日		平成3年(1991)10月16日				神奈川県厚木市長谷398番地
				(72)発	明者	竹村 保彦
						神奈川県厚木市長谷398番地 株式会社半
						<b>導体エネルギー研究所内</b>
				:		
				1		


# (54) 【発明の名称】 電気光学表示装置およびその作製方法と駆動方法

# (57)【要約】

【目的】 アクティブマトリクス方式の液晶ディスプレー等の電気光学表示装置において、画素間の特性のばらつきによる画質の劣化をなくし、階調表示(特にデジタル方式の階調表示)に適した画素の回路、およびその駆動方法、作製方法を提案する。

【構成】 アクティブマトリクス方式のフラットパネルディスプレーにおいて、選択線と信号線に加えて電圧供給線を設け、各画素の電圧状態はこの電圧供給線と接続することによってほぼ一定の電圧を保つようにして、画素間の電圧の差を削減する。特にその目的のために、1 画素に2つのトランジスタを配置し、第1のトランジスタで画素の選択をおこない、選択の結果を第2のトランジスタに伝え、第2のトランジスタで画素にかかる電圧の制御をおこなう。さらに、第1のトランジスタと第2のトランジスタとを互いに特性の異なったものの組み合わせとすることによって、一層の特性の向上を計る。





### 【特許請求の範囲】

アクティブマトリクス型電気光学表示装 【請求項1】 置において、信号線と選択線と電圧供給線が設けられ、 信号線と電圧供給線は並行して設けられていることを特 徴とする表示装置。

【請求項2】 信号線と選択線と電圧供給線とを有する アクティブマトリクス型電気光学表示装置において、選 択線に印加される信号と、電圧供給線に印加される信号 は同期していることを特徴とする駆動方法。

【請求項3】 アクティブマトリクス型電気光学装置に 10 おいて、信号線に印加される信号は、画素の情報に応じ て、正の電圧の信号と負の電圧の信号の2値であること を特徴とする電気光学表示装置の駆動方法。

【請求項4】 1つの画素に、PMOSのトランジスタ とNMOSのトランジスタを有するアクティブマトリク ス型電気光学装置において、一方のトランジスタのゲイ ト電極は他方のトランジスタのドレイン領域に接続して いることを特徴とする表示装置。

【請求項5】 1つの画素に、エンハンスメント型トラ ンジスタとデプレッション型トランジスタが設けられた 20 ことを特徴とするアクティブマトリクス型電気光学表示 装置。

【請求項6】 1つの画素に、セルフアライン方式で作 製されたMOSトランジスタと非セルフアライン方式で 作製されたトランジスタが設けられたことを特徴とする アクティブマトリクス型電気光学表示装置。

【請求項7】 電圧供給線を有するアクティブマトリク ス型電気光学表示装置において、電圧供給線の信号が非 電圧状態となることによって、画素の電荷の放電がなさ れることを特徴とする駆動方法。

【請求項8】 電圧供給線を有するアクティブマトリク ス型電気光学表示装置において、画素電極の電圧は実質 的に電圧供給線の電圧に等しいことを特徴とする駆動方 法。

請求項1の表示装置によって、デジタル 【請求項9】 階調をおこなうことを特徴とする、電気光学表示装置の 駆動方法。

【請求項10】 アクティブマトリクス型電気表示装置 の画素の作製方法に関して、基板上に2つのMOSトラ ンジスタを形成する工程と、第1のトランジスタのソー 40 ス、ドレインにコンタクトホールを形成して、信号線を 形成する工程と、第1のトランジスタのゲイト電極、お よび第2のトランジスタのドレイン電極にコンタクトホ ールを形成して、それぞれと接続する選択線、電圧供給 線を形成する工程とを有することを特徴とする電気光学 表示装置の作製方法。

【請求項11】 アクティブマトリクス型電気表示装置 の画素の作製方法に関して、基板上に選択線と第2のト ランジスタのゲイト電極を形成する工程と、第1および 号線を形成した後、電圧供給線を形成する工程とを有す ることを特徴とする電気光学表示装置の作製方法。

【請求項12】 アクティブマトリクス型電気表示装置 の画素の作製方法に関して、基板上に選択線を形成する 工程と、第1のトランジスタのソース領域と第2のトラ ンジスタのゲイト電極を兼ねた領域を形成する工程と、 信号線を形成する工程と、その後に電圧供給線を形成す る工程とを有することを特徴とする電気光学表示装置の 作製方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶ディスプレー等の マトリクス状に画素の配置された電気光学表示装置に、 特にアクティブマトリクス方式の電気光学表示装置に関 して、各画素の薄膜トランジスタ等のアクティブ素子の 特性のばらつきや、素子本来の抱える問題点によっても たらされる画質の劣化を解消するための、新しい画素お よび表示装置と、その作製方法、駆動方法に関するもの である。

#### [0002]

【従来の技術】近年、普及し始めた薄膜トランジスタ型 液晶ディスプレー(TFTLCD)は、それ以前の単純 マトリクス型の液晶ディスプレーよりも彩度・コントラ ストがよく、視野角も広くて見やすいという特徴を有し ており、液晶ディスプレーのカラー化に伴い、近年、特 に力を入れて生産されている。

【0003】従来のTFTLCDの画素セルの回路は、 図2(A)に示すような構造で、縦横に張り巡らされた 配線の交点に薄膜トランジスタ(TFT)を設け、その 30 ゲイト電極を選択線(ゲイト線ともいう)に、ドレイン 領域を信号線(ドレイン線ともいう)に接続し、ソース 領域は画素電極に接続した構造となっていた。この構造 自体は、すでにDRAMで採用されたものと同じであ り、その信頼性については十分に認識されていたように 考えられていたが、DRAMは完全なデジタル動作であ るのに、液晶ディスプレーの動作には一部アナログ的な 部分もあって、実際には、さまざまな問題を抱えてい

【0004】選択線と信号線に入力される信号は図2 (B) に、それぞれV。、V。で示される。液晶に長時 間にわたって、直流をかけると電気分解によって特性が 劣化するので、周期的に(通常は、1フレームごとに) 液晶にかかる電圧が反転するように、信号線に印加する 電圧信号を反転させる。

【0005】図には、そのような信号が印加されたとき の画素電極の電圧(Vic)の変化も示したが、これから 従来のアクティブ方式のかかえる問題が読み取れる。

【0006】まず、選択線に電圧パルスが印加され、同 時に信号線にも電圧が加えられていたので、トランジス 第2のトランジスタの活性化領域を形成する工程と、信 50 夕がON状態となり、画素電極の電圧が上昇し始める

(t1の領域)。しかしながら、その動作は、一般に緩 慢である。特にアモルファスシリコンを用いたTFTで は、移動度が小さいため、場合によっては、必要な電圧 に達する前に選択線のパルスがきれてしまうこともあ る。ポリシリコンTFTでは、事態は改善されるが、そ れでも、パルス幅が1μsecを切るような高速動作に おいてはほとんど追従できない状態となる。通常の動作 では、1フレームは30msecであるので、例えば、 選択線が480本あるようなディスプレー(480行デ る。しかし、より高精細な、あるいは高階調な画像を得 ようとすれば、フレームの周波数を高める必要がある。 したがって、より付加価値の高い製品においては、上述 のように、パルス幅が1 usec以下の条件が要求され

【0007】次に、選択線のパルスが切れると同時に画 素電極の電圧は、図に示すように、ΔVだけ下落する。 これは、ゲイト電極とソース領域の重なりによって生じ た寄生容量によって、もたらされるもので、 "飛び込み きいほど著しく、したがって、寄生容量の大きいアモル ファスTFTを用いた画素では、図2(A)に示すよう に画素と並列にわざわざキャパシタを入れて飛び込み電 圧効果を低めている。しかしながら、このようなキャパ シタを設けることはTFTや周辺回路の負荷の増加の原 因でありこのキャパシタの配線のために閉口率が低下し て、暗い画面となる。

【0008】ポリシリコンTFTでは、そのような問題 は顕著ではない。それは作製に際して、セルフアライン プロセスが採用できるからである。しかし、それでも、 現在の技術では、1V程度の ΔV が存在し、将来におい て、より高画質を要求された場合には大きな問題とな

【0009】次に、選択線のパルスが切られてから次の パルスが来るまで(t2の領域)は画素電極の電圧は放 電によって、次第に低下する。この放電の主な原因はT FTからの放電とされている。そして、再び、選択線に パルスが印加される。このときには、信号線の電圧は反 転しているので、画素電極の電圧も逆転する。そして、 化する。

【0010】さらに、選択線のパルスが切られると、こ んどは△∨だけ、マイナス電圧が大きくなる。そして、 その後は放電によって徐々にゼロに近づく。このよう に、画素電極の電圧は、非対称であり、それゆえ、フリ ッカーや液晶の劣化といった問題をもたらす。

【0011】さらに、注目すべきはこのような複雑な電 圧の変化が、個々の画素によって大きく違うことがある ということである。例えば、t1 での電圧の立ち上がり

領域の厚さ、ゲイト電圧(選択線の電圧)やドレイン電 圧(信号線の電圧)の大きさといった要因の影響を受け る。TFTの移動度は、作製プロセスに大きく依存し、 同じパネルの中で顕著に異なることは考えにくいが、将 来の大画面液晶ディスプレーでは、その場所依存性がか なり大きくなることが考えられる。活性化領域の厚さに ついても大画面化にともなって大きな問題となるであろ う。チャネル幅とチャネル長は、マスクプロセスの誤差 によって、通常、10%程度の狂いがある。ゲイト電圧 ィスプレー)では、パルスの幅は約 $50\mu$ secであ 10 は、選択線が延びるにしたがって減衰し、ドライバの近 くと最も遠い部分では10%以上の違いがある。ドレイ ン電圧に関しても同様である。

【0012】また、飛び込み電圧は、TFTの寄生容量 に依存するが、これは、現在のプロセスでは、非セルフ アラインプロセスで20%の誤差が、また、セルフアラ インプロセスでも10%内外の差が発生するうえ、飛び 込み電圧はゲイト電圧に比例するので、先に述べたよう にゲイト電圧がパネルの場所によって異なってしまうと いうことは飛び込み電圧には、寄生容量の誤差にゲイト 電圧"と呼ばれるものである。この効果は寄生容量が大 20 電圧の誤差が相乗した効果がもたらされるということで

> 【0013】一方、放電による画素電圧の低下は、TF Tのチャネル長、チャネル幅、活性化領域の特性によっ て大きく左右される。以上の結果として、画素電圧は、 実線で示されるものから、点線で示されるものまで、幅 広くばらつくのである。以上のような電圧の差が目的と する範囲内に収まるように装置を作製するには、厳密な 品質管理が要求されるが、その結果、製品歩留りが著し く低下する。現在のような性能が低くても構わない付加 価値の低い製品では、採算が取れるような歩留りであっ ても、将来要求されるような高付加価値製品を製造する には現在の製品レベルでは、採算をとることは不可能で

【0014】現在、TFTLCDでは、階調表示は、信 号線の電圧を適切なレベルにコントロールすることによ ってなされているが、以上のような現実を前にすると、 その階調表示は16階調ですら不可能であると見られ る。通常のTN液晶のしきい値電圧は5V程度であり、 これを16等分すると300mVであり、上述の電圧の 先に問題となったようにだらだらと画素電極の電圧が変 40 立ち上がりとそのばらつき、上述の飛び込み電圧の大き さとそのばらつき、さらに、放電のばらつきを考慮する と、よほど絞り込まないかぎり、300mV程度の誤差 が生じてしまうものである。

【0015】このような観点から、従来のようなアナロ グ的な階調表示にかわって、本発明人らは、デジタル階 調表示方法を提唱している。これは、液晶に電圧を印加 する時間を制御することによって階調表示するものであ り、例えば特願平3-169305、特願平3-169 306、特願平3-169307、特願平3-2098 は、TFTの移動度、チャネル幅、チャネル長、活性化 50 69等に述べられている。しかしながら、そのためには

現状の駆動速度に比べて、20倍から300倍の高速の 動作が必要とされていた。そのためには、NMOSのT FTだけで駆動することはもはや困難で、TFTをCM OS化する必要があった。しかしながら、このような方 法を採用したとしても、現状では、各TFTの特性のば らつきから来る階調の乱れは防ぐことは困難であった。

【0016】例えば、1フレームの45%だけ電圧状態 とすることによって、中間的な表示をおこなおうとして も、ある画素には目的とする電圧の110%の電圧が印 加され、他の画素には90%の電圧しか印加されないさ 10 することによって時間に余裕が出る。 れない場合には、前者では、1.1×45%=49.5 %、後者では 0. 9×45%=40. 5%というように その明るさに20%以上もの違いがでてしまい、実際の ところ8階調が精一杯である。

【0017】この問題を解決するには、例えば、本発明 人らの発明である特願平3-209870に記述されて いるように、予め外部記憶装置に、各画素の特性をイン プットしておいて、画像信号をこのデータによって演算 処理し、画素に送るという方法があるが、これはそのデ ータの演算処理が煩雑であり、したがって、周辺駆動回 20 路にかける負担が大きく、また、個々の画案を検査して その補正データを入力するのに用する時間が膨大で(1 画素の検査・入力に1秒要するとすると、640×48 0のパネルで、85時間かかる)、コスト上昇の一因と なる。

### [0018]

【発明が解決しようとする課題】本発明は、以上のよう な現状のTFTLCD、あるいはそれを改良したデジタ ル階調方式のLCDの欠点を補おうとして成されるもの である。本発明では、まず、LCDパネルの特性が、各 30 TFTの影響を直接受けないような構造を提案する。個 々のTFTの特性が画質に直接反映されないということ は、TFTのばらつきの許容範囲が広がるということ で、歩留りを上げ、製品のコストを下げることができ る。また、本発明では、特にデジタル階調方式の駆動方 法に適した構造を提唱し、また、その駆動方法について **言及する。また、本発明では、上述のデジタル階調方式** を含めて、その他の高速動作によって高い付加価値を得 るのに適した構造を提案する。そして、以上のような構 造を作製するのに適したプロセスについても言及する。

# [0019]

【問題を解決する方法】本発明の思想は、画素電極が電 圧状態にあるときには常に定常的な電圧が供給されるべ きである、というものである。したがって、従来のよう な時間とともに放電によって減少するような電圧を印加 することは避ける。そのためには、図1(A)に示すよ うな駆動回路を採用する。

【0020】この回路は2つのトランジスタを有してお り、第1のトランジスタT r1 のゲイト(G1)は選択 線 $V_{\mathfrak{e}}$  に、ドレイン ( $D_{\mathfrak{l}}$  ) は信号線 $V_{\mathfrak{d}}$  に接続されて 50 負担を従来のTFTに比べて格段に削減する。従来の方

いる。この状態は従来のTFTLCDと同様であるが、 本発明では、Tェ: のソースを第2のトランジスタTェ 2 のゲイト電極に接続する。そして、Tェ2 のドレイン は電圧供給線 Vic に接続される。また、Tェュのソース は画素電極に接続される。このように、信号線の信号を 間接的に画素電極に伝達する機構を採用したことが本発 明の特徴とすることであり、従来のように信号線の信号 が直接、画素に接続されている場合には動作時間の点で 極めて制約が多かったのであるが、間接的に画素に接続

【0021】すなわち、信号線の信号は、それ自体は画 素電極に印加されないので、Triを通過した信号が予 定されていたものより大きく変動してしまっていても、 Tr2 の制御に適する範囲に収まっていれば、画素電極 に印加される電圧は常に一定の値をとる。

【0022】すなわち、先に述べたように選択線の信号 パルスの幅は極めて短く、通常で70 µsec、デジタ ル階調をおこなうような特殊な場合には、その10数分 の1から数100分の1の幅しかない。このような短時 間では、各TFTの特性のばらつきによって、最終的 に、画素電極に保持される電圧は大きく異なってしまう ことがよくある。

【0023】一方、本発明の動作を解析してみると、T ri に印加される電圧パルスの幅はやはりそのように極 めて短時間であるので、そのソース電圧も大きく異なっ てしまうのであるが、しかしながら、その電圧は、画素 電極に印加されるのではなく、第2のTFT、Tr2の ゲイト電極に印加されるのであるため、ある程度、TF Tごとにばらつきがあったとしても、最悪の特性を有す るTFTのソースの電圧がTr<sub>2</sub> を制御できるのに十分 であればよい。

【0024】もし、そのように条件を設定できれば、T r<sub>2</sub> のON/OFFを制御することによって、画素電極 には電圧供給線Vicから一定の電圧を供給できる。すな わち、画素電極に印加される電圧の大きさについては信 号線の信号は関与しない。信号線の信号はONかOFF かを伝えるだけである。

【0025】また、このTr2の動作自体はTriに比 べて十分遅くても構わないことに注目すべきである。す 40 なわち、Tri のON/OFFの動作が終了してから、 Tェ2 が動作するようなことも可能である。というの は、Tг1 によってTг2 のゲイト電極には電荷が閉じ 込められており、したがって、次に再びTri に信号が 送られるまでの十分に長い時間の間にTェ は反応すれ ばよい。したがって、例えば32階調程度のデジタル階 調をおこなう場合においても、Tr₂には、アモルファ スシリコンTFTのような動作の遅いものを使用するこ とも可能である。

【0026】さらに、図1 (A) の構成では、Tri の

式では、画素電極に送られる電荷は、全てTFTを通過しなければならなかった。しかも、最大でも $70\mu$ secの短い時間に通過する必要があった。しかしながら、本発明では、 $Tr_1$ を通過する電荷は $Tr_2$ のゲイトとドレイン間の容量に相当する電荷である。例えば、画素の大きさを、 $300\mu$ m× $300\mu$ mであり、厚さが $6\mu$ mであるとし、 $Tr_2$ のゲイト電極の大きさを $10\mu$ m× $10\mu$ mとし、ゲイト絶縁膜の厚さを $0.2\mu$ mとすれば、前者の静電容量は、後者の実に30倍であり、また、ゲイト電極の大きさをより小さく、例えば $5\mu$ m× $5\mu$ mとすれば、実に1206にもなる。

【0027】明らかに、従来の方法にはTFTに過大な負担がかかっていることが分かる。一方、本発明では、Trιの負担は従来のTFTの30~120分の1、あるいはそれ以下で済む。このことは、従来の方式に比べてTrιの速度を30~120倍、あるいはそれ以上とすることが可能となる。例えば、従来の方式を採用する限りにおいては、アモルファスシリコンTFTでデジタル階調をおこなうことは不可能であった。それは、アモルファスシリコンの移動度が極めて小さいため従来のよ20うに大きな電荷移動を伴う高速動作ができなかったからである。

【0028】しかしながら、本発明では、電荷の量は従来に比べて格段に小さいのでそのことは全く問題ではない。したがって、アモルファスシリコンTFTを従来の100倍程度の速度で駆動して、64階調やそれ以上のデジタル階調をおこなうことができる。アモルファシシリコンTFTの作製温度はポリシリコンTFTに比べて低いので量産性に優れ、生産コストが抑制される。

【0029】一方、 $Tr_2$  の動作はどうかというと、そ 30 の動作速度は $Tr_1$  の100分の1以上、好ましくは20分の1以上であれば十分である。この場合には $Tr_2$  を通過する電荷は従来と同様であるが、速度が遅くてもよいので、例えば、32階調のデジタル階調をおこなう場合に、 $Tr_2$  にアモルファスシリコンTFTを用いてもよい。その場合には、 $Tr_2$  のスイッチング速度が、従来のアモルファスシリコンTFTと同じく $70\mu sec$  とすれば、デジタル階調の最小周期は33msec032分の1、約1msec0あるが、 $Tr_2$ 0動作速度はそのわずか7%であるので、全く問題なく動作する。 40 もちろん、ポリシリコンTFTであれば十分な容量を確保できることは言うまでもない。

【0030】また、より高階調表示のために $Tr_2$ の動作に余裕を持たせる目的で、 $Tr_2$ のチャネル幅を大きくしてもよいが、その場合には、 $Tr_1$ の負荷である $Tr_2$ のゲイトードレイン容量が大きくなるので注意が必要である。例えば、チャネル幅を5倍にすると $Tr_2$ の駆動能力は5倍になるが、 $Tr_1$ の負荷も5倍になり、 $Tr_1$ の動作速度は20%になる。

【0031】図1(A)の駆動方法の例を図1(B)に 50 もたらされる移動度の差に、フォトマスクの微妙なちが

よって説明する。まず、選択線と信号線には従来と同様に信号が送られる。ただ、信号線に入力される信号は純粋なデジタル信号である。一方、電圧供給線には、正と負が交互に現れる信号が送られる。この信号は選択線と同じ周期で繰り返される。電圧供給線の信号は、この例では選択線にパルスが印加されている間は0となるようにする。選択線、信号線、電圧供給線の信号をそれぞれ図中のV。、V。、VLCに示す。

> 【0033】一方、 $Tr_2$ のソース側の電圧、すなわち 画素電極の電圧は、 $V_1$ が電圧状態になったことによっ て、 $Tr_2$ がオン状態となる。次に、電圧供給線に電圧 が印加されるので、画素電極はその電圧によって、充電 される。ここで、注意しなければならないことは、既に  $Tr_2$ はON状態であるので、その充電は、実質的に は、 $Tr_2$ のオン抵抗と画素電極の容量によって決定さ れ、極めて立ち上がりが早いということである。

> 【0034】さて、本発明では通常は、選択線のバルスが切れてから一定時間が経過してから電圧供給線に信号を送るようにする。もちろんバルスが切れると同時に電圧供給線に電圧を印加してもよいが、特にTr2に動作速度の遅いTFTを使用して、デジタル方式(特に本発明人等の発明である特願平3-163870、同3-163871、同3-163872、同3-163873に述べられた方式)で高階調表示をおこなおうとする場合には賢明な方法ではない。

【0035】例えば、64階調のデジタル階調表示をすることを考える。選択線のパルスの繰り返し周期は、最短で $500\mu$ secである。選択パルスの幅は、480行のマトリクスでは $1\mu$ secであるが、先述したように $Tr_1$ の負荷は小さいので、十分に駆動できる。また、 $Tr_1$ のソース側の電圧が、仮に十分に電圧が上がりきらなくても、 $Tr_2$ を駆動するに十分な電圧が供給されていれば問題はない。したがって、 $Tr_1$ までは何の問題も生じない。すなわち、選択線のパルスがきれたとき(選択線のパルスが送られてから $1\mu$ sec後)には $Tr_1$ のソース側は十分な高電圧状態となっている。

【0036】さて、 $Tr_2$ の駆動能力は最低のもので、ON状態となるのに $70\mu$ sec要するとしよう。しかしながら、パネルには、より特性の優れたTFTが存在することがある。ある画素の $Tr_2$ に対応するTFTは、 $60\mu$ secTFTは、 $60\mu$ secTFTは、 $50\mu$ secTFTは、 $50\mu$ secTFTは、 $50\mu$ secTFTは、 $50\mu$ secTFTは、 $50\mu$ secTT

いによってチャネル幅やチャネル長が異なることが重畳 されて生じる。

【0037】もし、そのようなさまざまな特性のTFT を搭載したパネルにおいて、選択パルスが切れると同時 に、あるいは選択パルスが持続している間から電圧供給 線 Vic に電圧を印加したとすると、ある画索では、60 μsec後には充電が完了し、ある画素では充電が完了 するまで $70\mu$ secの時間がかかる。その差は $10\mu$ secで、充分、小さいように思えるが、これは、上記 最小繰り返し周期500 $\mu$ secの2%である。

【0038】64階調を達成するには、画素ごとのパル スの持続時間は1.6%以内に抑えなければならないの にこのように2%もの大きな差が生じてしまうと、実 際、64階調の表示はもはや意味がない。もちろん、T FTの特性をそろえることによって対処できるが、その 結果、歩留りが低下することは本発明の意図することで はない。

【0039】一方、選択線のパルスが切れてから80μ secや100μsec後に、電圧供給線に電圧を印加 した場合はというと、すでに全てのTr2 はON状態で 20 あるので、全ての画素が問題なくほぼ同一時間に電圧状 態となる。このときの充電までに要する時間に関して、 画素の関与するパラメータは、画素容量と、T r 2 のO N抵抗である。ON抵抗は10° Ω程度、画素電極の容 量は10<sup>-13</sup> F程度であるので、この時定数は100n secである。

【0040】したがって、どんなに画素ごとの時定数が ばらついても、そのばらつきが時定数の50%以内であ れば、それは100nsecの違いであり、繰り返し周 期500μsecに比べると極めて小さく(0.02 %)、上述の64階調の条件(ばらつき、1.6%以 内) を満たす。したがって、このように、一定の猶予を もってから電圧供給線に電圧を供給する方法は高階調表 示に有利である。

【0041】電圧供給線の電圧を切る時も同じ配慮を払 わなければならない。この過程では選択線にパルスが印 加される前に電圧供給線の電圧を解除することが望まれ る。そのようにすることによって、画素に保持されてい た電荷を確実に放出できるからである。

【0042】例えば、選択パルス印加時も電圧供給線に 40 用できる。 電圧がかかったままであると、Tr゚ が選択されなかっ た場合(すなわち、信号線には信号がこなかった場合) には、Tr2 のゲイト電極にあった電荷はなくなり、自 動的にTr2 はOFF状態となり、結局、意図に反して 画素に電荷が取り残されることとなる。

【0043】そのようなことをを避けるには、選択線に パルスがくる前に、電圧供給線の電圧を0として、画素 の電荷を全て放出しておくことが望まれる。すなわち、 電圧供給線の電圧を0にしてから選択パルスを印加する

10 要する時間は先の時定数程度であるので、それほど神経 質になる必要はない。

【0044】第2の周期では、電圧供給線の電圧は負と し、交流化をおこなう。やはり、選択パルスが切れてか ら一定の時間が経過したのちに電圧供給線に負の電圧を 供給する。従来の方法では、交流化をおこなうには信号 線の信号の極性を反転させていたが、本発明では、図1 (B) に示すように信号線の信号の極性を反転させる必 要はない。

【0045】また、図から明らかなように、従来のよう な飛び込み電圧による電圧の変動はViに限られ、画素 に印加される電圧にはそのような変動はまったくない。 また、自然放電による減衰もない。これは、従来の方式 では、画素に印加される電圧は画素電極に保持された静 電気であったのに対し、本発明では、画素に印加されて いる電圧が常に定電圧の電圧供給線から供給されたもの であるからである。この違いはまさに本発明の特徴とす るところである。

【0046】また、素子のばらつきを考慮する目的でT r1 の特性が良くない場合を図中に点線で示した。すな わち、素子の特性が良くないため、Trュのソース電圧 は、立ち上がりが悪くて、ドレインの電圧に達せず、ま た、寄生容量が大きくて飛び込み電圧の影響が大きく、 さらに、自然放電も大きい様子を示している。このよう なTFTと実線で示すような特性のTFTを同じパネル に搭載した場合には、従来の方式では、色むらがひどく て、使用できないのであったが、本発明では何ら問題と ならない。

【0047】すなわち、例え、点線で示されたような特 性を示すTFTであっても、最終的な(電圧供給線の電 圧が0になるときの)ソースの電圧がTr2の制御をお こなうに十分なものであれば何ら画素電極には影響がな いからである。

【0048】図にも示したように、V1 が点線で示され るような場合でも、V2にはその影響はほとんどない。 従来は、このV1の電圧のばらつきをいかに小さくする かということが最大の問題であった。そのため歩留りが 上がらず、生産コストが高かった。本発明では、従来に は不良とされていたようなパネルであっても、十分に使

【0049】例えば、図1(B)のV1で点線で示され るような特性のTFTが多く含まれているようなパネル であっても、例えば、その電圧が、Tг: のしきい値電 圧以上となるように、選択線および信号線の電圧を高く 設定してやればよい。当然のことながら、電圧を高く設 定し過ぎた為に、良品のTFTを破壊するようなことが あってはならない。

【0050】実際には、本発明人らの試作では、10行 10列(100素子)の小規模なパネルにおいて選択パ までに時間auだけ間を置く。もっとも、この電荷放出に auの高さを15 V、信号線の電圧を10 Vとしたと

き、V1 が、5 V以上であるTFTを90%以上形成することは極めて容易なことであった。この過程での歩留りは95%以上であった。この場合には、さらに、TFTのゲイト電圧およびドレイン電圧を5 V引き上げると、99%のTFTにおいて5 V以上が達成できた。しかも、このような操作によって破壊されるTFTはなかった。

【0051】しかしながら、従来の方式を採用したのであれば、このようなパネルでは、白黒の表示すらおぼつかないものであった。すなわち、上記のパネルでは、V 10 は、平均値が7.2 Vで±0.9 Vの範囲には60%しかなかった。その場合には、たった8階調の階調表示をおこなうのであっても40%のTFTは適さないということであった。もし、90%以上のTFTが、V1=(7.2±0.9) Vの範囲に入るようにパネルを選別すれば、歩留りは著しく低下した。もちろん、この試作は条件の不十分なものであったので、条件を最適化すれば歩留りを上げることは可能であるが、より大規模なディスプレーを作製するにあたっては非常な労力を要するものである。

【0052】本発明では、1つの画素に最低2つのTFTを形成しなければならないので、その分、歩留りが低下することが懸念されるが、そのTFTに要求される特性は、上述のように従来の方式によるものに比べて基準が緩いのでそのこと自体が歩留りの低下につながることはほとんどない。

【0053】図1の場合には各列ごとに選択線と電圧供給線が設けられている。そのために従来の方法に比べて配線が2倍となり、画素の開口率が低下するおそれがある。実際には既存の液晶ディスプレー装置でも、選択線に平行に配線を形成して、これを付加容量配線としてもちいることが、特にTFTでの寄生容量が問題となったアモルファスシリコンTFTを用いたものでは必要とされていたので、配線の密度が増加して開口率が低下するということは従来の技術に比べて不利なことではないが、その端子接続を考慮した場合、確かに2倍の実装密度が要求される。この問題を解決するには、図3に示すような方法を採用することが出来る。

【0054】図3(A)では、隣接した2列の画素列の 圧然 電圧供給線を共有した構造とした。このような構造をと 40 い。 ることによって、配線の密度を図1の方法に比べて25 %削減でき、従来の理想的なアクティブマトリクス方式 の1.5倍の実装密度に抑えることができる。同様に、 際接する3列の画素列ごとに1つの電圧供給線をもうけ るという方法も、あるいは、それ以上の多くの列で1つ 自然 の電圧供給線を共有することも可能である。全ての画素 別が電圧供給線を共有することは可能であるが、その場合には画素の構造が特殊なものであると同時に、特殊な 駆動をする必要がある。 精彩

【0055】図3(A)の駆動例を同図(B)を用いて 50 のである。

説明する。 $V_c$ 、 $V_c$ 'は、それぞれ上と下の選択線の信号を、 $V_o$ は、信号線の信号を、 $V_{cc}$ は電圧供給線の信号を示し、また、 $V_1$ 、 $V_2$  において実線は、図3 (A)中の点 $V_1$ 、 $V_2$  の電圧(上の画素)の、破線は点 $V_1$ '、 $V_2$ 'の電圧(下の画素)の電圧を示す。選択線の信号および信号線の信号は従来あるいは図1の場合と同様である。しかしながら、電圧供給線の信号は図1の場合とは異なり、上下2つの信号線のパルスが持続している間は電圧状態ではない。すなわち、上下2つの

画案の電荷が移動する必要があるからである。

12

【0056】まず、上の選択線にパルスが送られる。このとき、信号線には信号が来ているので、上の画素のTFT(Tr1)はオン状態となり、V1は電圧状態となる。したがって、上の画素の第2のTFT(Tr2)もON状態となる。続いて、下の選択線にパルスが送られるが、そのときには信号線は電圧状態でないので、V1がは電圧状態とはならない。したがって、下の画素のTFT(Tr1)はOFF状態のままであり、また、下の画素の第2のTFT(Tr2)もOFF状態のを保つ。

【0057】一方、両選択線のパルスが途切れてから、 共通の電圧供給線に信号が送られる。その結果、ON状態であるTr:を通って上の画素電極に電圧が供給され、画素は定電圧状態となる。一方、下の画素では、Tr:'がOFF状態であるので画素電極は電圧状態ではない。

【0058】このようにして、1周期が経過して、再び、この画素の選択線にパルスが送られる。その直前に、あるいは同時に電圧供給線のパルスが切られるので、電圧状態であった上の画素の電荷は、ON状態のTr2 を経由して流れ、上の画素は電圧状態でなくなる。

【0059】さて、今度は、選択線のパルスと信号線の信号から上の画素は選択されず、下の画素が選択されることとなる。したがって、TriはOFF状態のままで、また、TrzもOFF状態を保つ。一方、TriはON状態となり、したがって、Trz'はON状態を持続することとなる。その後、電圧供給線に電圧が加えられ、ON状態のTrz'を経由して下の画素電極に電圧が加えられる。上の画素電極には電圧は印加されない。

【0060】図3では、V1とV1,での電圧の比較によって2つのTFT、Tr1とTr1,のトランジスタ特性が著しく異なる様子が示されている。Tr1は、電圧の立ち上がりもよく、飛び込み電圧の低下も少なく、自然放電も小さく、極めて優れた特性を示す。一方、Tr1,は、これらの全てにわたって特性が劣っている。通常は、このような特性の大きく異なるTFTを同じディスプレー上に形成するとむらがひどくて階調表示等の精密な動作の必要なディスプレーには使用できなかったのである。

【0061】しかしながら、本発明では、例えて r1 の特性が他と比べて劣っていたとしても、1周期の間、 第2のTFT、Tr2 'のしきい値電圧以上であれば、 また望ましくは、電圧供給線に印加される以上の電圧で あれば、画素電極には一定の電圧を供給でき、そのため にむら等の問題はない。すなわち、従来であれば不良と されていたパネル (TFT) を使用できる。そのために は、最も特性の悪いTFTが上記の条件を満たすように 信号線の電圧や選択線の電圧を調整すればよいのであ る。このようにして、結果的にそれまで不良とされてき 10 たパネルを使用できるので、歩留りの向上や製造コスト の低下をもたらす。

【0062】本発明によって、従来ではとても使用に耐 えられないと考えられてきたような特性の悪いTFTで も十分に使用できる例を図4を用いて説明しよう。図4 (A) には、本発明で使用する回路を示してあるが、必 要なTFTや画素(キャパシタとして機能する。Caと 表示する。)以外にTFTの寄生容量が存在することが 知られており、このような寄生容量はしばしば、液晶デ ィスプレーでは問題を引き起こしていた。

【0063】代表的な問題は、既に何度も説明した飛び 込み電圧である。これは、TFTのゲイトとソースの間 の寄生容量Ciによって、ソース側のキャパシタ(従来 の回路では画素電極の容量、本発明では第2のTFT、 T r 2 のゲイトとドレイン間の容量) とゲイト配線が容 量結合し、電圧を変動させるものである。その電圧幅△ Vは、図4の例では、

 $\Delta V = C_1 V_C / (C_1 + C_2)$ 

で示される。本発明では、C2の大きさは、Tr2のゲ イト電極の大きさとゲイト絶縁膜の厚さ、誘電率によっ て決定される。特に本発明では、第1のTFT、Tr1 の駆動の負担を低減するために、この容量は小さく設定 することが有利である。例えば、画素の持つ容量の1% 以下とする場合がある。このような小さな負荷とするこ とによって、従来の100倍の高速で動作させることが 出来る。

【0064】しかしながら、そのような場合には、Tr 1 の寄生容量を無視できなくなることがある。典型的に は、C1 とC2 の大きさが同等となる場合もある。従来 量よりも1桁程度小さかったので、電圧の変動は問題で はあったが、これほど、その比率が大きくなることはな かった。例えばC1 とC2 が同じであるとすると、ゲイ ト電極に印加される電圧の半分の電圧が変動することと なる。図4 (B) にその例を示す。

【0065】同図において上には、Nチャネル型TF T、Tr1 のゲイト電極にかけられる電圧Vc (実線) と信号線(ドレイン配線)に印加される電圧V。(破 線) が示されている。また、下にはソース側の電圧の変 化が示されている。例えば、V。を30V、V。を20

Vとしよう。ゲイト電極に電圧が印加されている間は、 電圧は増加して、やがて20Vで一定となる。しかしな がら、ゲイト電圧が0になると同時に、上記の飛び込み 電圧効果によって、Vcの電圧の半分の電圧が失われ、 降下する。すなわち、15 Vの電圧降下がおこり、結果 的には5Vの電圧しか残らない。

14

【0066】このようなことは本発明にとって致命的な ことではない。というのは、最悪の特性を有するTFT によっても5V程度の電圧が残るのであれば、これはT r<sub>2</sub> のしきい値電圧以上であるから、画素に電圧を供給 することが出来る。もちろん他にはもっと特性のよいT FTもあって、電圧降下も小さく、10V以上の電圧が Tr<sub>2</sub> のゲイト電極にかかる場合もあるだろうが、どの ようなTFTによっても、等しく電圧供給線に印加され た電圧が画素に供給され、したがって、色むら等の問題 はない。従来の方式では、TFTの特性がばらばらであ ると、それが、そのまま画質の劣化となった。最も特性 の悪いTFTに合わせるために電圧を大きくすると、最 も特性のよいTFTを有する画案では液晶に過大な電圧 20 がかかることがあった。本発明ではそのような心配はな い。というのは、最悪のTFTを基準にしたときに最も 高い電圧が印加されるのはTr2のゲイト電極である が、その耐圧は液晶材料よりも数倍から十数倍高いから である。

【0067】さて、本発明ではこのような電圧降下は特 に問題とはならないという見方を紹介したが、別な考え ではこれは重大な問題となる。すなわち、極めて電圧の 高いパルスが行き交うのであるからその消費電力が増大 するという考えである。また、30Vもの電圧が漏れる ことがあれば、他の駆動回路や装置に重大なダメージを 与え、また人体にも損傷を与える恐れがある。そこで、 この問題を解決する方法を図4 (C) に示す。

【0068】図4 (C) では、ゲイト電極には正の、ド レインには負の電圧を印加するようにした。このように すると、ゲイト電極とドレイン電極の間の電位差は10 Vであるので、図4 (B) の場合と同じだけのTFTの 駆動能力が期待される。例えば、Vcを5V、Vpを-5 Vとしよう。

【0069】次に、ソース側の電圧の変化を見ると、ゲ のTFTでは、C1 はどのような場合においても画素容 40 イト電極に電圧が印加されている間は、最初は、電圧は 負に増大して、やがて、ドレイン電圧に等しくなる。そ して、ゲイト電極の電圧が0になると、ソースの電圧は 寄生容量の効果によって逆に負の電圧が増加することで ある。その大きさはゲイトの電圧の半分の2.5 Vであ り、結局、ソース側の電圧は-7.5 Vとなる。もし、 Trzが負の電圧で駆動するPチャネル型トランジスタ やデプレッション型のトランジスタであれば、選択線と 信号線の電圧を5Vの単一電圧として使用でき、極めて 低消費電力であり、また、安全面からの問題も解決され 50 る。

【0070】注意しなければならないのは、この場合に は、信号線の電圧が0であっても、ソース側には、ゲイ ト電圧の変化によって-2. 5 Vの電圧がかかることで ある。通常のアモルファスシリコンのTFTではこの程 度の電圧では問題が起こることは少ないかもしれない が、ポリシリコンTFTによってTr2のしきい値電圧 が小さいとON状態となってしまう。そのため、信号が ないことを意図したつもりであっても信号状態となるこ ともありうる。このような問題を避けるためには、信号 状態には負の電圧を、非信号状態には正の電圧をTr1 のドレインに印加するようにすればよい。その場合に は、信号状態は図4 (C) に示した通りであるが、非信 号状態では、ソース側の電圧は+2.5 Vとなり、Tr 2 がPチャネル型あるいはデプレッション型であった場 合には反応しない。

【0071】本発明では、従来の方式と違って、画素の キャパシタに蓄積される電荷を直接選択線のパルスによ って除去することはできない。したがって、先に説明し たように、Tr2 がON状態であるときに電圧供給線の 用する。この程度の方法でも十分であるが、もっと、積 極的に放電をおこなわせるには図5 (A) に示すよう に、画素電極に接続し、選択線によって制御される第3 のTFT、Tェ3 を設けてもよい。この場合には、Tェ 3 は選択線にパルスが印加されている間に画素電極に蓄 えられていた電荷を放電させる。しかし、この場合に は、Traの寄生容量による飛び込み電圧によって、画 素電圧が思いもよらない変動を受ける事がある。もっと も、寄生容量が画素電極の容量に比して十分小さければ その影響は問題はない。

【0072】また、図5(B)のように、画素に並列に 抵抗によって自然放電を促進させるような構造としても よい。このときには、抵抗Rの値を、例えば、画素との 時定数が1フレーム程度になるように設定すると良い。 具体的には通常のモードで使用するのであれば33ms ec、デジタル階調をおこなう場合には、より早く減衰 するように、例えば、64階調であれば500μse c、256階調の場合には125μsec程度で減衰す るように設計すると、残像や画像のぼけがなく、鮮明な 画像が得られる。

【0073】従来のように、画素電極に電荷を蓄えた状 態によって表示をおこなう場合には、このような短時間 で電圧(電荷)が減衰してしまうような回路を設けるこ とは画素電圧の不安定性をもたらすので、実施すること は困難であった。すなわち、このような抵抗をもうける としてもその抵抗値には20%程度のばらつきがでるこ とは必至であったので、すると、1フレームの間に電圧 がばらばらの速度で減衰し、1フレーム完了後の電圧の 大きさは20%程度異なってしまった。

【0074】しかしながら、本発明では、画素電極の電 50 る。このときには、 $V_1$  の電圧は正となるが、飛び込み

圧は電圧供給線の電圧であるので、ほとんどの時間にお いて一定であるので、この抵抗値のちがいによる表示の ばらつきということは問題としなくともよい。

16

【0075】図5(B)では、抵抗は、画素電極と並列 に設けられているが、このような配線を形成するとさら に余分に配線を形成しなければならないので開口率が低 下することに注意しなければならない。

【0076】図4に関連する説明で述べたが、本発明で は、NMOSとPMOSの組合せ (CMOS) や、エン 10 ハンスメント型とデプレッション型の組合せによって、 効率的な動作をおこなうことができる。

【0077】図6には、そのうち、エンハンスメント型 とデプレッション型の組合せについて示した。すなわ ち、Tr1 としてエンハンスメント型TFTを使用し、 Tェ としてデプレッション型TFTを使用する。この ときの動作を下の図に示す。

【0078】ここで、信号線V。の電圧表示において、 正の信号はON、負の信号はOFFとする。最初は画素 にONの情報を伝えるために、選択線のパルスが印加さ 電圧を0にすることによって放電させるという手法を使 20 れたときの信号線の電圧は正とされる。このときには、 V1 の電圧は正となるが、飛び込み電圧の効果によって 大きく低下する。例えば、選択パルスは10V、信号線 の電圧は±8 Vとする。また、飛び込み電圧の大きさを 選択パルスの半分とする。すなわち5Vである。したが って、V1 は3 Vである。選択パルスの持続時間の間に 十分に充電ができなかった場合にはそれ以下となる。

> 【0079】Tr2 はNMOSのデブレッション型であ るので、V1 が正であれば、ON状態である。この後、 電圧供給線に正の電圧が印加されるが、Tr2 はON状 態であるので、画素電極はただちに正に帯電する。次の 選択パルスが来る前に電圧供給線の電圧が0となり、画 素電極の電圧はただちに0となる。そして、今後は、実 線のように信号線に負の電圧が印加されたとしよう。す ると、V1 は負の値を示す。そして、飛び込み電圧の効 果も加わり、-13 Vの電圧が印加される。するとTr 2 はOFF状態となる。したがって、電圧供給線に、今 度は負の電圧が供給されても、画素は帯電しない。

【0080】もし、点線のように、引続き信号線に正の 電圧が供給されればViは、点線に示すように、最初の 40 周期と同じように正の信号が示されるので、Tr2 はO N状態のままであり、したがって、電圧供給線に供給さ れた負の電圧によって画素電極が直ちに充電される。

【0081】CMOSの場合については図7に示す。こ こで、Tri がNMOSで、Tr2 がPMOSである が、これは逆であってもよい。図7の下の部分にはその 動作例を示した。ここで、信号線V。の電圧表示におい て、正の信号はOFF、負の信号はONとする。最初は 画素にOFFの情報を伝えるために、実線のように選択 線のパルスが印加されたときの信号線の電圧は正とされ

電圧の効果によって大きく低下する。例えば、選択パル スは10V、信号線の電圧は±8Vとする。また、飛び 込み電圧の大きさを選択パルスの半分とする。すなわち 5 Vである。したがって、V1 は3 Vである。選択パル スの持続時間の間に十分に充電ができなかった場合には それ以下となる。

【0082】Trz はPMOSであるので、V1 が正で あれば、OFF状態である。この後、電圧供給線に正の 電圧が印加されるが、Tr2 はOFF状態であるので、 画素電極は充電されない。次の選択パルスが来る前に電 10 圧供給線の電圧が0となる。そして、今後は、実線のよ うに信号線に負の電圧が印加されたとしよう。すると、 V1 は負の値を示す。そして、飛び込み電圧の効果も加 わり、-13Vの電圧が印加される。するとTrz はO N状態となる。したがって、電圧供給線に、今度は負の 電圧が供給され、画素電極は直ちにこの電圧によって充 電される。

【0083】もし、この2つの周期にわたって、画素を ON状態とするのであれば、点線のように信号線に電圧 示すように、負の信号となり、Tr2 はON状態を継続 する。したがって、電圧供給線に供給された電圧によっ て、最初は正に、2度目は負に、画素電極が充電され

【0084】本発明を用いてデジタル階調をおこなう場 合の信号の例を図8を用いて説明する。回路としては、 図7で示されるような、Tri にNMOSを、Trz に PMOSを用いたCMOS型を採用する。図8の例は3 2 階調表示の場合であるが、より高階調表示をおこなう ことももちろん可能である。詳細については、本発明人 30 る。 らの発明の特願平3-209869を参照にすればよ

【0085】デジタル階調にはいくつかの方式が考えら れるが、駆動装置への負担を低減するのに最適な方法 は、液晶画素に電圧が印加される時間を、複数のパルス の和によって実現し、表現する方法であり、図8の例で は、液晶画素に印加される最短パルス幅を、33mse cの32分の1、1msec程度とする。これを図8で は、Toと表現する。もちろん、その時間は多少の減少 があっても構わない。例えば、先に説明したように、本 40 の持続時間が、きれいな整数比で表現される。 発明の特徴であるTr<sub>2</sub> の動作が均等におこなわれるよ うに、画素に電圧の印加される時間を遅らせる場合に は、当然のことながら上記の時間より短くなる。例え ば、1msecの70~90%が用いられることがあ

【0086】しかしながら、選択線のパルスの最小繰り 返し周期は、1フレーム周期(例えば33msec)の 32分の1程度であり、それが著しく少なかったり、多 かったりすることは望ましくない。

【0087】図8では、最初に選択線にパルスが印加さ 50 スの持続時間は15.8msecであり、その比率は、

れてから、T。砂後に、再びパルスが印加される。その 後、選択線に印加されるパルスの間隔は16T。、2T 8T。、4T。と変化し、1フレームが終了する。 選択線のパルスの幅はLCDマトリクスの行数を考慮し

て決定される。ここでは、行数を480行とすると、1 行あたりに許される最小の時間は、2μsecである が、パルスの重なりをさけるため、1μsecとする。 これは従来の通常のアナログ表示方法の30~70μs е c に比べると十分に速い。しかしながら、このような 高速動作が要求されるけれども、負荷が従来の方式に比

18

べて著しく小さいと何ら問題とならない。これも本発明 の特徴である。なお、選択線のパルスの高さは10 Vと した。

【0088】一方、信号線には正あるいは負の信号が入 力される。正の信号が入力される場合には、画素に供給 される電圧は0に、逆に負の場合には画素が電圧状態と なるように設計される。信号線に印加される信号の電圧 は±8 Vとした。

【0089】 Tri としては、飛び込み電圧の変動(電 を印加すればよい。すなわち、 $V_1$  は、いずれも点線に 20 圧降下)が、ゲイト電圧の25%、また、時間 $T_0$ 後の 電圧は90% (時間16T。経過後は50%) に減衰す る特性を有するものを用いた。この特性は、かなり悪い もので、従来のTFT方式のLCDでは使用できないも のであった。しかしながら、以下に示すように、本発明 では十分に使用に耐える。

> 【0090】図8中のV1に示すように、Tr1のソー ス側の電圧は、最初の下。と次の16T。の間は正の電 圧を示すが、続く2Toと8Toの間は、負の電圧を示 す。そして、最後の4 T。の間は、再び正の電圧とな

> 【0091】一方、電圧供給線には、選択線に同期した パルス信号が送られる。そのタイミングは、その持続時 間が、選択パルスの間隔に比例するように、例えば、最 初の選択パルスから次の選択パルスの間では選択パルス が終了してから10μsec後に開始し、次の選択パル スが開始する $10\mu$ sec前に終了し、さらに、2つめ の選択パルスが終了してから160μsec後に開始し て、3つ目の選択パルスの開始する160μsc前に終 了するようにしてもよい。このようにすると、各パルス

> 【0092】しかしながら、そのような面倒なことをし なくとも、単に選択パルスが終了してから、一定時間後 に開始して、次の選択パルスが開始する一定時間前に終 了するというようにしても実質的には問題はない。

> 【0093】例えば、選択パルスの終了後、10 µ s e c後に、電圧供給線のパルスを開始して、次の選択パル スの開始前、10 µ s e c 後に、電圧供給線のパルスを 終了するというようにした場合、最初の電圧供給線のパ ルスの持続時間は、0.98msecであり、次のパル

1:16.12であり、理想的な比率1:16とは違う のであるが、その違いは、最小パルス幅の12%であ り、16階調表示にはほとんど問題とならない。したが って、ここでは、図8に示すように後者の方式を採用す る.

【0094】この電圧供給線のパルスを、フレームごと にその符号を反転してやれば交流化表示ができることは 言うまでもない。対向電極の電位は、常に接地レベルに 保っておくことが望ましい。画素電極の電圧は、V1と Vicによって決定され、最初の2つの期間、Toと16 Toでは、V1 が正であるので、画素の電圧V2 は0で あるが、続く2T。と8T。の期間では、Vi が負であ るので、V2 は電圧状態となる。しかし、最後の4To では V₂ は再び 0 となる。

【0095】結局、この31To (31µsec)の間 に、電圧状態が10T。 (10μsec) だけあったの で、32段階のうちの11段階目の表示(1段階目の表 示は電圧状態が全くなかった状態である)ができたこと になる。このように、本発明によってデジタル階調を精 度良くおこなうことができる。

【0096】本発明では、マトリクスの列数は、従来と 同じであるが、行数は、電圧供給線の分だけ多い。ま た、そのドライバー回路との接続にあたっては、従来の TABによる装着のように、画一的に行うことはほとん ど不可能であるので、特別な実装方法を用いる必要があ る。TFTに、セルフアライン方式のポリシリコンTF Tを用いた場合には、ドライバーのような周辺回路も画 素の駆動回路を形成する時に同時に形成でき、そのため 各配線の接続による歩留りの低下を心配する必要はな

【0097】しかしながら、アモルファスシリコンTF TやポリシリコンTFTであってもセルフアライン方式 でないものを使用する場合には、別にドライバーICを 各端子に接続する必要がある。あるいは、セルフアライ ン方式のポリシリコンTFTであっても、256階調の ような高階調表示をおこなう場合には高速のドライバー が要求され、その場合には、もはやポリシリコンTFT でも動作させることができない。したがって、外部のド ライパーICが必要となる。

【0098】そのような場合には、例えば、図9に示す 40 や酸化アルミニウム等が適している。 ように選択線に接続したドライバーIC904をパネル 901の左側に、電圧供給線に接続したドライバー IC 905をパネルの右側に装着し、左側には、選択線の端 子だけを、右側には、電圧供給線の端子だけを露出させ ることによって、各配線の接続をおこなえばよい。

【0099】図9では、従来によくおこなわれたよう に、マトリクス902を上下に2分割し、パネルの上下 に信号線に接続するドライバーIC03をそれぞれ接続 する。このようにすると、見掛け上、独立なパネルが2

の配線数を半分に減らすことができる。このことによっ て、選択パルスの幅を大きくすることができ、特に高階 **調表示をおこなう場合には有効である。** 

20

【0100】本発明を実施せんとすれば、公知のTFT 作製技術を使用すればよい。その詳細については以下の 実施例で説明する。

[0101]

【実施例】

『実施例1』 図10および図11は、予め1画素に2 10 つのTFTを作製した上で、各電極間を金属配線によっ て接続する方法を示すものである。図10はその作製過 程の断面図を、図11はその作製過程の上面図(上から 見た図面)を示す。予め作製するTFTは、2つとも同 じ種類のTFTであってもよいし、PMOSとNMOS のTFT、また、デブレッション型とエンハンスメント 型のTFTというように、違う種類のTFTであっても よい。図では、プレーナー型のTFTを示したが、スタ ガー型でも、逆スタガー型でもよく、また、セルフアラ イン方式を用いて不純物領域(ソース、ドレイン)が形 20 成されたものでも、非セルフアライン方式によるもので

【0102】従来の方法によって、アナログ階調やデジ タル階調等を行う場合には、TFTの寄生容量が問題と なるためにセルフアライン方式を採用することが望ま れ、また、アモルファスシリコンTFTでは、セルフア ライン方式が採用できないので、極めて微細なマスク合 わせ技術を駆使して寄生容量を削減することがなされて いたが、本発明では、寄生容量が適当に存在していて も、むしろ、寄生容量によって、効果的な動作が期待で きることもある。そのことが本発明の特徴ともなりえる 30 ことは先に述べたとおりである。もちろん、寄生容量は 少ない方が周辺回路の負担は少ないので望ましいことは 言うまでもない。

【0103】このような、TFTを作製した様子を図1 0 (A) および図11 (A) に示す。ここには、既に2 つのTFT、107と108が形成されている様子を示 した。ここで、101はガラス等の基板であり、102 は、基板からTFTにナトリウム等の可動イオンが侵入 することを防ぐためのプロッキング層であり、窒化珪素

【0104】また、103は、このようなプロッキング 層とTFTの半導体との界面準位の形成を防止する目的 で設けられる酸化珪素等の絶縁膜である。104は半導 体被膜であり、図では、プレーナー方式を採用したの で、ここに、不純物領域が形成されている。被膜の厚さ は20~100nmが好適であった。セルフアライン方 式を採用する場合には、この被膜は最終的にはポリシリ コンとなることが望まれる。105はゲイト絶縁膜とし て機能する絶縁膜で、スパッタ法によって形成された酸 枚あることになり、各パネルの選択線および電圧供給線 50 化珪素膜やECR-CVD法によって形成された酸化珪 素膜がその目的には適している。厚さは50~200 n mが好適であった。106は、ゲイト電極であり、不純物導入にセルフアライン方式を採用する場合には、高濃度不純物ドープされたシリコン等の半導体材料やクロム、タングステン等の耐熱金属等がその目的に適している。そして、図10(A)および図11(A)の段階では、これらのゲイト電極は露出してある。

【0105】次に、図10(B)および図11(B)に示すように、TFT107のソース領域とドレイン領域に穴を明け、金属被膜を形成して、エッチングし、ドレ 10イン領域を信号線110に接続する。また、同時にソース領域を金属配線109によって、もう一方のTFT、108のゲイト電極に接続する。このとき、TFT108のゲイト電極は露出されているので、穴明けの工程は不必要である。

【0106】その後、層間絶縁膜111を形成して、図10(C)および図11(C)に示すように、TFT107のゲイト電極とTFT108のドレイン領域に穴を開け、金属被膜を形成して、TFT108のドレイン領域を20電圧供給線112に接続する。層間絶縁膜は絶縁特性のよいものが本発明を実施するうえで適している。なぜならば、本発明では、Tr2として機能するTFTのゲイト電極には1フレームの間、電荷が保持されることが望まれるからである。電荷のリークが全くないことは必要ではないが、あまりにリークが大きいことは本発明を実施するうえで重大な障害となる。

【0107】最後に、表面平坦化膜114を形成したのち、図10(D)および図11(D)に示すように、TFT108のソース領域に穴を開け、画案電極とその配 30線115をITO(酸化インディウム-酸化錫合金)等の透明導電性材料で形成する。以上の工程によって、本発明を実施できる画素を作製することが出来た。

【0108】『実施例2』 図12に本実施例を示す。 図12は、逆スタガー型のTFTを2つ用いて本発明を 実施する例を説明する断面図である。

【0109】図12(A)に示すように、ガラス基板201上に逆スタガー型のTFT209と210が形成されている。ここで、202は基板からの可動イオンの侵入を防ぐプロッキング層であり、窒化珪素等が適してい40る。また、203はゲイト電極であり、アルミニウム等の金属やシリコン等の半導体材料で形成される。特に低温プロセスによって、歩留りの向上を計る際は、導電率の低いアルミニウムを選択できる。アルミニウムを使用する場合、このゲイト電極のうち、TFT209のゲイト電極は、パターニングのときに既に選択線に接続された状態で形成されていることが望ましい。一方、TFT210のゲイト電極は電気的に絶縁された状態にある。また、ゲイト電極の表面には陽極酸化法、その他の方法で厚さ10~30nmの酸化膜を形成しておくと都合良50

かった。

【0110】204はゲイト絶縁膜であり、これは、層間絶縁膜としても機能するものを使用するとよい。また、TFTの活性化領域に関しては、TFT209では、I型のアモルファスシリコン膜205を、TFT210では、N型のアモルファスシリコン膜206を形成した。アモルファスシリコンの代わりにポリシリコンを使用してもよい。そして、両方のTFTには、N型の微結晶シリコン膜207を、エッチングストッパー208を使用して形成し、ソース、ドレインとした。このような構成とすることによって、TFT209はエンハンスメント型TFTとして、また、TFT210はデプレッション型TFTとして動作する。

22

【0111】もし、CMOS化をおこなって、図7に示すような回路を構成しようとすれば、活性化領域(すなわち205と206)をどちらもI型とし、ソース、ドレインをP型とN型にすればよい。CMOS化の場合には、アモルファスシリコンを使用するとPチャネルTFTの移動度が著しく小さいので、ポリシリコンの方が望ましい。しかしながら、デプレッション型の場合もそうであるが、レーザーアニールのような特殊な方法でなければ、ポリシリコンの低温作製は困難である。例えば、ゲイト電極にアルミニウムを使用する場合にはプロセス温度が550℃以上となると、アルミニウムが劣化するので注意が必要である。

【0112】図12(A)の段階では、TFT210のゲイト電極は層間絶縁膜204によって、外部との電気的な接続は一切無い状態になっている。次に図12(B)に示すように、金属被膜を形成して、パターニングすることによって、TFT209のドレインを信号線211に接続し、一方、TFT210のゲイト電極に穴を開けて、金属配線212を形成して、TFT209のソースとTFT210のゲイトを接続する。

【0113】さらに、層間絶緑膜213を形成した後、 TFT210のドレインに穴を開けて、図12(C)に 示すように、電圧供給線と接続する金属配線214を形成する。最後に、平坦化膜216を形成してから、透明 導電材料によって、画素電極217を形成して(図12 (D))、本発明を実施する画素の作製を終了する。

【0114】『実施例3』 図13に本実施例を示す。図13も逆スタガー型のTFTを2つ用いて本発明を実施する例を説明する。図13は上面図である。図13 (A)に示すように、ガラス基板上に選択線として機能し、かつ、第1のTFTのゲイト電極としても機能する金属配線301と第2のTFTのゲイト電極として機能する金属配線301、を同一被膜のバターニングによって形成する。パターニングの前に上記金属被膜の表面に、陽極酸化法、その他の方法で厚さ10~30nmの酸化膜を形成しておくと都合良かった。

【0115】さらに、層間絶縁膜としても機能するゲイ

ト絶縁膜を形成した後、半導体被膜302を形成した。 さらに、第2のTFTのゲイト電極にコンタクトホール 304を形成して、第1のTFTのソース、ドレイン電 極としての高濃度不純物ドープ半導体膜305と、第2 のTFTのソース、ドレイン電極としての高濃度不純物 ドープ半導体膜303を形成した。このとき、この2つ の半導体被膜303と305は同一材料、同一被膜、同 一導電型であっても、異種導電型であっても構わない。 異種導電型とするとCMOS化が可能である。

【0116】また、半導体被膜305のうち、第1のT 10 FTのソースとして機能する部分は、コンタクトホール304を介して第2のTFTのゲイト電極と接続する。このようにして図13(A)を得る。次に図13(B)に示すように、金属被膜を形成して、パターニングすることによって、第1のTFTのドレインを信号線306に接続する。さらに、層間絶縁膜を形成した後、図13(C)に示すように、第2のTFTのドレインにコンタクトホール307を、また、ソースにコンタクトホール309を開けて、それぞれ、電圧供給線308、画素電極310と接続する。こうして本発明を実施する画素の20作製を終了する。

【0117】以上の工程をCMOS化した回路の場合についてまとめると以下のようになる。 () 内数字はマスの枚数である。

- (1)選択線301、ゲイト電極301 の形成
- [1]
- (2) ゲイト絶縁膜(層間絶縁膜)の形成
- (3) 半導体層302の形成 (2)
- (4) エッチングストッパー (図示せず) の形成 (3)
- (5) コンタクトホール304の形成 [4]
- (6) 半導体層305の形成 〔5〕
- (7) 半導体層303の形成 [6]
- (8) 信号線306の形成 〔7〕
- (9) 層間絶縁膜の形成
- (10) コンタクトホール307、309の形成 (8)
- (11) 電圧供給線308の形成 [9]
- (12) 画素電極310の形成 [10]

すなわち、10個のマスク工程を経て作製することが出 *40* 来る。

【0118】『実施例4』 図14に、本発明を実施するための実際の回路例を示す。図14(A)には、その断面図を、また、同図(B)は、その上面図を示す。この回路を作製するには以下のようにおこなう。

【0119】まず、基板401上に第1のTFTのゲイト電極となり、選択線としても機能する配線402を形成する。配線形成後、陽極酸化法等によって、配線の表面に厚さ10~200nm程度の酸化膜を形成しておいてもよい。また、そのゲイト電極あるいは選択線は、図 50

に示すようにその側面をテーパー状に加工しておいてもよい。このようなテーパー状の断面とすることによって、その段差を緩和し、上に積層される被膜の密着性を上げ、さらに、微細加工を再現良くおこなうことができ

【0120】特に、この例のように、ゲイト電極が選択

24

線を兼ねる場合には、選択線の抵抗を下げるためにはその幅を広くするか、厚みを増すことが要求されるが、開口率を維持し、また、チャネル長を短くする意味から、選択線の幅を広くすることは問題がある。したがって、選択線の厚みを厚くすることが要求されるのであるが、選択線の厚さがあまりに大きいとその上に形成する被膜が、その段差によって障害を受けることとなる。そのような意味からも、このようなテーパー状の断面は好ましいものである。

【0121】さて、選択線(第1のTFTのゲイト電極)402の上には、ゲイト絶縁膜403を形成する。 このゲイト絶縁膜は、層間絶縁膜としても機能するもので、その形成後、あるいは形成中に、エッチバック法によってその表面の平坦化をおこなうことが望ましい。

【0122】そして、このような平坦なゲイト絶縁膜上に、第1のTFTの活性化半導体膜としてアモルファスシリコンあるいはポリシリコン、あるいはそれらの中間状態のものの被膜405を形成する。その厚さは20~100nmとする。また、その上に空化珪素等の被膜を形成し、パターニングして、これをエッチングストッパー406とする。特に同じ材質の多層の被膜をエッチングするにあたって、下層の被膜が上記の如く極めて薄い場合には、誤って、下層の被膜を切断してしまう恐れがあるので、このようなエッチングストッパーをもうけることは意味がある。また、TFTのチャネル長は実質的に、このエッチングストッパーの幅によって決定される。

【0123】ついで、例えばN・型のマイクロクリスタルシリコン膜を形成して、これをパターニングして、第1のTFTのドレイン408と、第1のTFTのソースと第2のTFTのゲイト電極を兼ねた配線407を形成する。本発明では、この配線407に蓄積される電荷によって、その動作特性が大きく影響を受け、したがって、この部分の配線のキャパシタンスが大きいと、第1のTFT(Tri)の負荷が大きくなる。したがって、高速動作という点からすれば、このように、できるだけ表面積が小さくなるように配置することが望まれ、本実施例のように一体物として形成することは、本発明の利点をさらに強調することとなる。

【0124】さて、この状態から、信号線409をアルミニウム等の金属材料で形成する。第1のTFTのドレインは露出されているので、その上に金属配線を重ねて形成するだけで十分なコンタクトが得られる。

【0125】次に、第2のTFTのゲイト絶縁膜として

機能し、さらに、層間絶縁物としても機能する絶縁被膜 410を形成する。その材料としては酸化珪素等が望ま しい。そして、その上に活性化半導体膜411としてポ リシリコン、あるいはアモルファスシリコンとポリシリ コンの中間状態のものの被膜411を形成する。その厚 さは20~100nmとする。また、その上に窒化珪素 等の被膜を形成し、パターニングして、これをエッチン グストッパー412とする。

【0126】そして、たとえば P\*型のマイクロクリス タルシリコン膜を形成し、これをパターンニングして、 第2のTFTのソース、ドレイン413を形成する。こ の状態では、このソース領域およびドレイン領域は露出 した状態であるので、ドレインの上に電圧供給線414 をアルミニウムのような金属材料で形成し、また、ソー スの上にITOのような透明導電性材料の被膜で、画素 電極415を形成するだけで良好なコンタクトが得られ

【0127】以上の工程をまとめると以下のようにな る。ただし、[] 内数字はマスクの枚数である。

- (1)選択線402の形成 [1]
- (2) ゲイト絶縁膜(層間絶縁膜) 403の形成
- (3) 半導体層405の形成 〔2〕
- (4) エッチングストッパー406の形成 [3]
- (5) 半導体層407、408の形成 [4]
- (6) 信号線409の形成 [5]
- (7) ゲイト絶縁膜(層間絶縁膜) 410の形成
- (8) 半導体層411の形成 [6]
- (9) エッチングストッパー412の形成 [7]
- (10) 半導体層413の形成 [8]
- (11) 電圧供給線414の形成 [9]
- (12) 画素電極415の形成 [10]

【0128】すなわち、10個のマスク工程を経て作製 することが出来る。上記の方法の特徴は1度もコンタク トホールを形成しないで、回路を作製できることであ る。コンタクトホールによる配線の接続は、しばしば、 ホールの段差による断線や接触不良をもたらした。本実 施例ではそのような問題は生じない。

[0129]

【発明の効果】本発明によって、従来のアナログ階調あ るいはデジタル階調方式に比べて、著しく歩留りをあげ 40 ることができるようになった。すなわち、従来の方式で は不良とされたような粗悪なTFT素子を使用しても、 以上に説明したような理由から十分な階調表示を得るこ とができた。その結果、歩留りが向上し、生産コストが 引き下げられるのが本発明の特徴である。しかしなが ら、低コストでありながら、従来と同様の階調表示、あ るいは従来以上の階調表示が達成できることも本発明の 特徴である。

【0130】本発明を適用する際に、2つのTFTにセ ルフアライン方式で作製されたポリシリコンTFTを用 50 110····信号線

26 いると、高速動作性、高階調表示性に極めて優れたLC Dを作製することができる。

【0131】また、2つのTFTに、非セルフアライン 方式のポリシリコンTFTを採用した場合でも、64階 調以上の階調表示は難無くおこなえ、また、その生産コ ストも、従来のアナログ方式の16階調のLCDと同 等、あるいはそれをはるかに下回るコストで生産でき

【0132】さらに、2つのTFTに、非セルフアライ 10 ン方式のアモルファスシリコンTFTを採用した場合に も、16階調以上の階調表示能力を有する大面積LCD を安価に製造できる。

【0133】このように本発明は、先の見えない低歩留 り高コストによって、先行投資の償却費負担に苦しみ、 赤字垂れ流しで採算の見通しの立たなかった泥沼状態の 液晶ディスプレー業界の救世主となるとともに、従来の 高価な液晶ディスプレーでは想像もできなかった新たな 利用分野を開拓し、従来の経済予想を上回る液晶ディス プレーマーケットを築く引き金となると本発明人は信じ 20 るのである。

【図面の簡単な説明】

【図1】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図2】従来のTFTLCDの画素の回路例とその動作 例を示す。

【図3】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図4】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図5】本発明のTFTLCDの画素の回路の例を示 के.

【図6】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図7】本発明のTFTLCDの画素の回路例とその動 作例を示す。

【図8】本発明を使用して、デジタル階調をおこなう際 の信号波形の例を示す。

【図9】本発明を有するTFTLCDの実装例を示す。

【図10】本発明の回路を作製する方法の例を示す。

【図11】本発明の回路を作製する方法の例を示す。

【図12】本発明の回路を作製する方法の例を示す。 【図13】本発明の回路を作製する方法の例を示す。

【図14】本発明の回路を作製する方法の例を示す。 【符号の説明】

104・・・半導体被膜

106・・・ゲイト電極

107···第1のTFT

108···・第2のTFT

109・・・・ 金属配線

(15)


特開平5-107561


28


112・・・・電圧供給線

115・・・・画素電極 113・・・選択線


【図1】










[図3]



[図4]







(B)


t<sub>1</sub> t<sub>2</sub>


 $V_3$ 

 $V_4$ 


(C)










【図6】







[図7]










【図13】



フロントページの続き

(51) Int. Cl. <sup>5</sup> G O 9 G 3/36 識別記号

庁内整理番号 7926-5G FΙ

技術表示箇所